摩尔定律终结了怎么办？从这几个方向找到出路为了在单位面积下塞更多的晶

为了在单位面积下塞更多的晶体管，英特尔甚至已经准备堆叠两层了，但这是正确的方向吗？摩尔定律将终结的燃眉之急如何解？
随着芯片工艺制程逐渐进入瓶颈，计算机设计者越来越关注摩尔定律的终结。近半个世纪以来，行业依靠「逻辑电路的密度每两年翻一番」这一论断，但如果不再这样了，那意味着什么呢？这可能意味着用户对软件的思考方式发生根本性改变。
半导体设计领域的领先研究人员指出：尽管逻辑密度正在逼近物理极限，但这并不一定意味着摩尔定律的终结。戈登·摩尔在1975年国际电子器件会议（IEDM）上曾经预测：除了定期减小晶体管尺寸和互连间距以外，芯片尺寸增大和电路设计改进也是该缩放过程的重要部分。

文章图片
戈登·摩尔在2005年
在去年9月举办的IEEE国际设备和系统路线图小组(IRDS)的线上会议中，会议主席、英特尔技术策略总监PaoloGargini指出：尽管戈登曾明确预测过，但人们仍然只关注维度缩放。这就是人们对下一个技术节点表示怀疑的原因。我们看似处于危机之中，但事实并非如此，因为还有另外两个组成部分。
摩尔在1975年演讲中所描述的「电路智慧」（circuitcleverness）在最近几年中做出了巨大贡献。斯坦福大学电气工程教授PhilipWong表示：电路设计师与从事内核制程技术的工程师之间的合作更加紧密，这使得从每个新节点中获取更多收益变得比仅使用维度缩放的可能性更大。在过去十年的下半场中，将电源轨埋在晶体管下和堆叠晶体管之类的进步应该继续为大约两三代芯片提供一些收益。
在物理层面上，未来改进的其他方向是通过增加更多层逻辑门或其他设备来扩大面积。但有人警告说：这种方法存在一些问题。麻省理工学院（MIT）研究科学家NeilThompson表示：「三维集成会带来一些近期收益，但当多层堆叠时，散热问题会更加严重。」
「这似乎与处理器内核的情况类似。当多核处理器出现时，似乎使内核的数量持续加倍是正途。最初我们获得了收益，然而后来就出现了收益递减现象。」
一种选择是更高效地利用可用晶体管数。 2017年图灵奖得主JohnHennessy和DavidPatterson认为，高度专业化的加速器具有丰富的挖掘潜力，这些加速器可以消除通用计算的繁重开销（这主要是由于重复的指令和数据获取导致了内存访问的高度浪费），这是一种摩尔定律可能无法支持的性能提供方式。

文章图片
JohnL.Hennessy和DavidA.Patterson
伦敦帝国学院软件技术教授PaulKelly使用术语「图灵税」(Turingtariff)来指代使用通用硬件执行函数的成本。该术语基于阿兰·图灵提出的理论机器可以执行任何函数，但不一定高效的想法。加速器为其预期函数支付较低的图灵税，因为当在通用处理器上运行时，模块电路中的隐式操作需要在软件中明确定义。
未来转向加速器丰富设计（accelerator-richdesign）的潜在主要优势是，它们甚至不必局限于使用常规数字逻辑。主流计算中对人工智能（AI）的更多重视鼓励了设计人员研究当今处理器所使用CMOS技术的替代方案，这些替代方案要么在模拟域中执行处理，要么使用基于电子自旋或超导技术的新型开关设备来实现惊人的节能效果。尽管模拟和内存处理器面临低准确性和高噪声问题，但它们可以将需要逻辑域中成百上千个晶体管的乘法器的数量降至少数。
MIT计算机科学与工程教授CharlesLeiserson称：「这些方法中有很多有趣的地方，它们将对特定的少数应用有所帮助。我仍然对硬件加速器有非常深刻的印象。」
机器学习等高性能计算领域的用户发现，即使使用自定义代码，加速器也无法在大型应用中维持高吞吐量。作业启动次数和其他开销意味着它们常常使许多可用性能未被使用。 Leiserson补充说：「但多核仍然具有其性价比，」因为它们具有相对可替代性和可及性。
即使采用更常规的架构，任何多核实现的通信开销和内存层次复杂性也很容易使开发人员失望。 Leiserson说：「我们需要更多的性能工具，我们需要硬件来提供更多帮助。」
Leiserson和Thompson认为开发人员应该回到算法分析的基础上，以获得更好的可预测性，并将其应用于整个子系统。 Leiserson说：「算法的一项伟大成就是，通过使用big-O表示法进行粗略分析即可预测大致行为。即使N前面的常数很大， N平方也会非常糟糕。」