34、此作为补充说明详述如下:1、图A3-7编译窗各功能项目块含义如卜* Compiler Net list Extractor ：编译器网表文件提取器 ， 该功能块将输入 的原理图文 件或 皿L文本文件转化成网表文件并检查其中可能的错误 。
该模块还负责连接顶层设计中的多层 次设计文件；此外还包含一个内置的 ， 用于接受外部标准网表文件的阅读器 。
* Database Builder ：基本编译文件建立器 ， 该功能块将含有任何层次的设计网表文件转 化成一个单一层次的网表文件 ， 以便进行逻辑综合 。
* Logic Synthesizer ：逻辑综合器 ， 对设计项目进行逻辑化简、逻辑优化 和检查逻辑 错误 。
综合后输出的网表 。

35、文件表达了设计项目中底层逻辑元件最基本的连接方式和逻辑关 系 。
逻辑综合器的工作方式和优化方案可以通过一些选 项来实现 。
* Part it loner ：逻辑分割器 ， 如果选定的目标器件逻辑资源过小 ， 而设计项目较大 ， 该分割器则自动将设计项目进行分割 ， 使得它们能够实现在多个选定的器件中 。
* Fitter ：适配器 ， 适配器也称结构综合器或布线布局器 。
它将逻辑综合所 得的网表文件 ， 即底层逻辑元件的基本连接关系 ， 在选定的目标器件中具体实现 。
对于布线 布局的策略和优化方式也可以通过设置一些选项来改变和实现 。
* Timing SNF Extractor ：时序仿真网表文件提取器 ， 该功能块从适配器输出的文件中提取时序仿真网表文件 ， 留待对设计项目进行仿真测试用 。
对于大的设计项目一般先进彳丁功能 仿真 ， 方法是在 Compiler 窗口 卜选择 Processing 项 中的 Functional SNF Extractor能仿真网表文件提取器选项 。
-Assembler ：装配器 ， 该功能块将适配器输出的文件 ， 根据不同的目标 器件 ， 不同的配 置ROM产生多种格式的编程/配置文件 ， 如用于CPLD或配置ROM用的POF编程文件（编 程 目标文件）；用于对FPGA直接配置的SOF文件（SRAM RI标文件）；对用于单片机对FPGA配 置的Hex文件 ， 以及其它TTFs、Jam、JBC和JEDEC文件等 。
。

稿源：(未知)

【傻大方】网址：/a/2021/0905/0024107050.html

标题：Maxplus_|Maxplus_Ⅱ基本操作方法( 五 )