13、 ， 把SDA从高电平拉倒低电平, 则表示开始通信；反之 ， 把SDA从低电平拉倒高电平 ， 则表示通信结 束 。
反一应答起始信号5D/A转换模块：利用8591器件实现数据D/A转换,最终将波形显示在波形显示器上 。
其中要利用SCL, SDA, VCC, GND, D/A等主要接口 ， 用FPGA实现IIC总线 ， 实现和PCF8591连接 ， 并用8591进行D/A转换 ， 实现波行输出 。
PROTOCOL S 即PRESS | 0 A COlilTROL BfTE A DATA BYTE 1 A DATA BYTE 2 A5cliM JIM JIM JWL JflFig 8 D/A conversion sequence. 。

14、3）数码管显示部分:：开发板的时钟脉冲是50MHz,要求实现的是IKHz 到lOKHz以步长为IKHz进行变化 ， 所以对50MHz进行10种分频；要 求对应显示十个频率 ， 因而利用按键按下的次数进行模10计数 ， 每 计一次数 ， 将对应频率进行输出显示 。
U!、单元电路设计与参数计算1、显示学号时钟脉冲为50MHZ,将其分为占空比为50%的频率时钟信号 ， 得到的频率为1HZ的时钟信号作为学号显示的频率2、根据按键输出波形DDS输出频率关系式计算:输出频率1kHz ， M=50000输出频率2kHz ， M=25000输出频率3kHz9 M=16666输出频率4kHz ， M=12500输出频率5kHz,M=10000输 。

15、出频率6kHz,M=08333输出频率7kHz ， M=07142输出频率8kHz,M=06250输出频率9kHz , M=05555输出频率 10kHz , M=05000依次为三角波 ， 方波 ， 正玄波的频率产生数码管显示通过频率控制字的大小换算频率 ， 控制数码管的显示五、遇到问题的解决方法1、这个问题着实困扰了我们很长时间 ， 之前学习过C+,微机 汇编等语言 ， 对一些简单的问题进行编程 。
突然接触一门新的语言, 对我们来说比较陌生甚至让人很不适应 ， 尤为特殊的是Verilog HDL 主要为了实现硬件功能 ， 和上述其他语言还是有很大的不同 。
加之本 学期完成数电实验主要用VHDL语言 ， 因此十分陌生 。
在花了数天。

16、时间看其语法后 ， 发现还是与通用语言有许多共通之处的 ， 只不过是 表示方法不同而已 ， 只要注意语言之间语法别串用 ， 设计思路还是大 体相同 ， 我们需要写好正确并编译无误的程序并分配合适的管脚 ， 实 现功能还是相对简单的 。
总的来说 ， 在初步入门之后 ， 我们才发现 Verilog HDL的易读性和通用性有多强 。
2、正弦波的波形刚开始不是很正确 ， 原因是采样时取值只用了正 半周的数据 。
解决方法：重新计算采样值 ， 改变程序里面的采样值3、我们在开始设计前浏览了一定的相关书籍 ， 学习硬件描述预言, 查阅开发板的数据手册 ， 详细了解开发板的模块、功能 。
4、对于题目的要求难以构思 ， 无从下手 。
开始设计时 ， 对于整个程序的框架还很模糊 ，。

17、于是上网查阅了不少关 于基于FPGA的波形发生器的实例 ， 发现应用DDS技术可以很好的 解决这一问题 。
查阅资料了解DDS的其基本原理后基于本次设计的 要求提出了我们自己的方案 。
5、但是对于波形发生器所涉及的PS2协议和显示部分所用到的 HC协议 ， 我们无从下手 ， 后来通过网上下载程序不断的修改程序, 终于调试出了三种波形 ， 但还是未能实现通过按键不同来产生的不同 通码控制信号 ， 从而来改变三种波形的输出 ， 最后只能设计出通过接 不同的针脚从而来实现三种波形的转换！6、正弦波的波形显示出现了错误 ， 其中有一部分的波形不稳定, 出现了误差 ， 甚至有时候调不出来波形 ， 与杜邦线 ， 示波器以及针脚, 芯片都有一定的关系7 。

18、、频率计算出错 ， 调试程序后发现步进值达不到要求 ， 检查后发 现频率控制字值设置错误 。
六、结论与心得对于我们来说 ， 课程设计是一次学习的机会 。
因为总会遇到一些 自己从来没有遇到的问题 ， 锻炼了自己解决问题的能力 ， 也学会了与 人合作 。
这次课设让我加深了对verilog语言的理解 ， 因为掌握不熟练, 常会犯一些低级错误 ， 在做的过程中 ， 理解 ， 并运用到实际中 ， 真的 提升了自己的能力 。
当调试出错时 ， 我们认真分析问题 ， 并请教老师 和同学 ， 找到问题 ， 并解决 。
做设计是个综合的工程,需要从整体把握 ， 将复杂逐渐变为简单, 做到最后 ， 我们发现一开始的困难都不算什么了 ， 因为我们更深的理 解了设计概念和方法 。
本设计实现了可以输出 。

19、三种波形发生器 ， 结果证明 ， 频率可以改 变 ， 并且可以通过数码管显示 ， 所以该设计正确有效 。
本系统仍然有 着很多可改进的地方 ， 比如可以拓展为输出幅值可调的波形 ， 或者输 出任意波形以更贴近实际情况；采样点数可以进一步提高 ， 提高波形 的准确度 。

稿源：(未知)

【傻大方】网址：/a/2021/0905/0024107105.html

标题：FPGA|FPGA的波形发生器( 三 )