晶体管倍频器的设计_生活广记

一种改善DDS性能的倍频方法
北京理工大学电子工程系微波电路实验室(100081) 谭姝静费元春
摘要：介绍了一种利用倍频的方法来改善DDS的上限频率和杂散电平。首先对DDS的原理和杂散进行分析，在此基础上提出了DDS倍频模块的原理方案。经过实验调试和测试，得到DDS的输出频率为198~220MHz，输出功率为+8.0~+10.5dBm 。
关键词：直接数字合成(DDS)技术晶体管倍频
近二十年来，随着数字集成电路和微电子技术的发展，出现了一种新的频率合成技术--直接数字合成 Direct Digital Synthesize 技术。DDS的出现导致了频率合成领域的第二次革命。DDS具有相对带宽很宽、频率捷变速度快、频率分辨率高、输出相位连续、可输出宽带的正交信号、可编程、全数字化和便于集成等优越性能。但是它的全数字结构造成了DDS的主要缺点：其一，根据取样定理，输出信号的最高频率将低于参考时钟的一半，故若要提高输出频率将受到器件?如DAC、ROM　的速度限制；其二， DDS输出信号中杂散寄生分量大，其中输出高频尤甚，它无法达到PLL频率合成的频谱纯度；其三， DDS的功耗与其时钟频率成正比，故在供电受到限制的场合且又要求有较高的频率输出， DDS就有局限性。如何克服限制DDS广泛应用的主要缺点，是当前国际上DDS技术研究的主要课题。本文将利用倍频的方法扩展DDS的频率上限和改善DDS杂散电平。
1 DDS的基本原理及其杂散来源
DDS的理论依据是奈奎斯特抽样定理。根据该定理，对于一个周期正弦波连续信号，可以沿其相位轴方向，以等量的相位间隔对其进行相位/幅度抽样，得到一个周期性的正弦信号的离散相位的幅度序列，并且对模拟幅度进行量化，量化后的幅值采用相应的二进制数据编码。这样就把一个周期的正弦波连续信号转换成为一系列离散的二进制数字量，然后通过一定的手段固化在只读存储器ROM中，每个存储单元的地址即是相位取样地址，存储单元的内容是已经量化了的正弦波幅值。这样的一个只读存储器就构成了一个与2π周期内相位取样相对应的正弦函数表，因它存储的是一个周期的正弦波波形幅值，因此又称其为正弦波形存储器。对于一个连续的正弦波信号，其角频率ω可以用相位斜率Δ/Δt表示。当角频率ω为一定值时，其相位斜率Δ/Δt也是一个确定值。此时，正弦波形信号的相位与时间成线性关系，即=ω×Δt 。根据这一基本关系，在一定频率的时钟信号作用下，通过一个线性的计数时序发生器所产生的取样地址对已得到的正弦波波形存储器进行扫描，进而周期性地读取波形存储器中的数据，其输出通过数模转换器及低通滤波器就可以合成一个完整的、具有一定频率的正弦波信号。
DDS的基本原理框图如图1所示。
它主要由标准参考频率源、相位累加器、波形存储器、数模转换器、低通平滑滤波器构成。在时钟脉冲的控制下，频率控制字K由累加器得到相应的相码，相码寻址波形存储器进行相码－幅码变换输出不同的幅度编码，再经过数模变换器得到相应的阶梯波，最后经低通波器对阶梯波进行平滑，即得到由频率控制字K决定的连续变化的输出波形。其中，参考频率源一般是一个高稳定的晶体振荡器，其输出信号用于DDS中各部件同步工作。因此，DDS输出的合成信号的频率稳定度与晶体振荡器是一样的。相位累加器是实现DDS的核心，如图2所示。
它由一个N位字长的二进制加法器和一个由固定时钟脉冲取样的N位相位寄存器组成。相位寄存器的输出与加法器的一个输入端在内部相连，加法器的另一个输入端是外部输入的频率控制字K 。这样，在每个时钟脉冲到达时，相位寄存器采样上个时钟周期内相位寄存器的值与频率控制字K之和，并作为相位累加器在这一时钟周期的输出。
当频率合成器正常工作时，在标准频率参考源的控制下(频率控制字K决定了相应的相位增量)，相位累加器则不断地对该相位增量进行线性累加，当相位累加器积满量时就会产生一次溢出，从而完成一个周期性的动作，这个动作周期即是DDS合成信号的一个频率周期。于是，输出信号波形的频率及频率分辨率可以表示如下：
fout=Kfc/2N ?1
fmin=fc/2N ?2
式中：fout为输出信号频率；fmin为输出信号分辨率；K为频率控制字；N为相位累加器字长；fc为标准参考频率源工作频率。
由式(1)和(2)可知，DDS输出信号的频率主要取决于频率控制字K，相位累加器字长N决定DDS的频率分辨率。当K增大时， fout可以不断地提高，由抽样定理，最高输出频率不得大于fc/2，但工作输出频率达40%fc左右时，输出波形的相位抖动就很大。根据实验所得，实际工作时输出频率小于fc/3较为合适。同时当N增大时，DDS输出频率的分辨率也越精细。
从理论上来讲，DDS输出信号的相位噪声对参考时钟信号的相位噪声有20lg fc/fout dB的改善。但是DDS的数字化处理也带来了不利因素，丰富的杂散随着主频率一起输出，使得降低杂散成为一个主要问题。图3表示了DDS的杂散来源，主要有以下三个方面的因素：
(1)　ξDA?n　是D/A变换器引入的误差，它是由D/A变换器的非理想特性引起的。DAC的非理想特性有：差分、积分的非线性、D/A转换过程中的尖峰电流、转换速率受限等；
(2)ξT?n　是ROM存贮数据的有限字长引起的误差。由于ROM存储的位数是有限的D，所以幅值量化过程中将产生量化误差ξT n?。?
(3)ξP?n　是相位舍位引起的误差。在DDS中，一般相位累加器的位数L远大于ROM的寻址位数W，因此累加器的输出寻址ROM时，其L-W个低位就必须舍去，这样就不可避免地产生相位误差，称为相位截断误差ξP?n。该误差是DDS输出杂散的主要原因。
雷达信号中的应用。为了降低杂散，不能完全利用DDS相对带宽很宽的优点，只能选择DDS中一段杂散较低的有限带宽，通过倍频扩展其上限频率。这就是为了获得宽带信号波形采用DDS加倍频的理由。
扩展带宽的方法有很多，可以利用倍频器直接倍频，乘法器倍频，利用镜像抑制混频器分取上、下边带，利用DDS正交输出合成，DDS与混频器组合，DDS与锁相环组合，以及多路并行DDS的方法。本文采用的是DDS直接倍频的方法，下面详细介绍这种方法。
图4是DDS直接倍频的原理方框图。来自型号为Stel-l175的DDS输出的0~20MHz较小的信号经前置放大后，通过后面的窄带滤波器，经过耦合电容加到第一级晶体管倍频器，调整晶体管的直流工作点，使其工作在丙类工作状态下，由于晶体管的非线性特性，在其信号输出端产生多次谐波，再通过带通滤波器来有效地提取输入信号的二倍频信号。通过这样的四次二倍频后输出频率为198~220MHz 。由于带通滤波器有大的衰减?插损－10dB，输出信号很小，故在最后加了一级晶体管线性放大器，用以获得所需幅度的信号。
与许多倍频方式相比，晶体管倍频具有电路简单、动态范围大、增益高、杂散谐波电平低等优点，故在DDS倍频电路中采用了晶体管倍频的方案。基本原理是利用了晶体管在丙类工作状态下，导致输入信号波形的失真，从而产生它的各次谐波分量，然后通过后级选频回路来提取所需要的谐波分量。在DDS倍频模块的晶体管倍频电路中，选用了2SC3358作为倍频用的晶体管，它是一种低相噪、高可靠、高稳定性的晶体管，具有较大的动态范围。下面将扼要分析晶体管倍频的工作原理。
二倍频电路中各级电压与电流关系如图5所示。
由于晶体管的非线性，在集电极产生基波的各次谐波，让输出回路谐振于二次谐波，因此Vc的频率比基波信号频率高一倍，同时，VCmin与VBmax仍在同一点相遇。瞬时集电极电压与瞬时基极电压的表达式可分别写成：
vc=VCC-Vcmcos2ωt (3)
VB=-VBB+Vbmcosωt (4)
为了比较，图5中同时用虚线画出作为放大器时的vc=VCC=Vcmcosωt的曲线。可以看出，在有ic流通的时间内，倍频器的集电极瞬时电压上升速度比较快。因此，在同样的Vcmin值的情况下，倍频器的集电极损耗功率Pc比正常工作于基波频率时大得多，亦即集电极效率ηc要低得多。为了避免Pc太大，吁小倍频器的集电极电流通角θc，以减小Pc，提高ηc 。
由于Vcmin相同，因此两者的电压利用系数ξ＝Vcmn/Vcc也相同。现在从相同的iCmax与rCmin这两个条件出发，来比较倍频器与放大器的输出功率与效率：
Pon=VcmIcmn=?ξVCC iCmaxan?θc(5)
Ηc===ξgn?θc(6)
式中：gn==
由式(5)可见，n次谐波倍频器的输出功率正比于n次谐波的分解系数an?θc。由图5可以知道：
θc=120° a1?θc　=0.536?最大) θc=60°
a2?θc　=0.276?最大) (7)
因此为了倍频器的输出功率最大，在n=2时，θc应取60°左右。这时与θc=120°时的放大器输出功率相比较有：
==0.52≈(8)
由此可见，在采用最佳通值角的情况下，二次倍频器的输出功率只能约等于它作为放大器时的1/2 。
与此同时，由式(8)可以求出它的效率也随着倍频次
数n的增加而下降。
由以上的讨论可以知道，随着倍频次数n的增加，它的输出功率与效率下降。同时，n值越高，最佳的θc值越小。为了减小θc，就必须提高倍频器的基极反向偏压-VBB 。VBB加大后，基极激励电压Vbm也必须加大。对于晶体管电路来说，增加激励电压与偏压，就可能使发射结的反向偏压超过击穿电压V?BR　EBO 。基于以上这些原因，这种倍频器的倍频次数n通常不能超过3~4 。因此，在DDS倍频模块中，倍频次数选为2 。
在完成方案和系统框图的设计基础上，进一步完成了整个DDS倍频模块的方案设计和PCB图的设计。在完成制板和系统的装配后，进行了系统的调试，得到了最后的测试结果。测试结果如下：
输入频率范围：12.375~13.75MHz
输入功率范围：-25~0dBm
输出频率范围：198~220MHz
输出功率范围：+8.0~+11.0dBm/输入功率为
-9dBm时
杂散电平：≤-60dBc
谐波电平：≤-35dBc
相位噪声：￡(1kHZ)≤-90dBc/Hz；￡(10kHZ)≤-100dBc/Hz
图6、图7给出用ADVANTEST R3465频谱分析仪测出的几个频点的频谱图。
根据上述分析可以知道，当型号为Stel-1175的DDS输出信号频率为0~20MHz并且功率为－25~0dBm时，DDS倍频模块扩展的DDS上限频率为198~220MHz，输出功率为+8.0~+11.0dBm(典型输入功率为-9dBm时)，杂散电平小于≤-60dBc，谐波电平小于≤-35dBc 。由上面的指标可以知道，DDS倍频模块可以满足通信、雷达、电子对抗、导航、遥测遥控、电子仪器仪表等领域的工程应用要求。
在电子对抗领域中， DDS倍频模块可作为跳频保密通信系统和高稳定、高纯频谱的雷达系统中的发射机激励源和接收机的理想本振源，这样可以提高跳频速度和展宽跳频范围以提高跳频通信系统和雷达系统的抗干扰能力。
参考文献
【晶体管倍频器的设计】
1 许慧波?张厥盛．DDS-直接数字式频率合成器综述．西
安：西安电子科技大学出版社，1989
2 高泽溪?高成．直接数字频率合成器?DDS　及其性能分
析．北京：北京航空航天大学学报，1998；10
3 陈世伟?刘毅?鲍凤兰．通信电子线路．北京：国防科工
委指挥技术学院，1995．11
倍频的结构倍频的结构是什么因为4046一类仿真模块的使用有其特殊性。
实际4046压控振荡器的中心频率是由R1、R2、C1和电源电压确定的。
而Proteus仿真却同这些因素完全无关，仅仅通过在其仿真模块的属性里人为地简单设定即可。
1、Model Timing Voltage （电源电压），只有三档，5V、10V、15V 。
2、Frequency Range （频率范围），等于或略高于所需倍频频率。
3、Frequency Offset （频率补偿），等于所需倍频频率。
倍频的结构是：倍(左右结构)频(左右结构) 。
倍频的结构是：倍(左右结构)频(左右结构) 。注音是：ㄅㄟ_ㄆ一ㄣ_ 。拼音是：bèipín 。
倍频的具体解释是什么呢，我们通过以下几个方面为您介绍：
一、词语解释点此查看计划详细内容
使获得频率为原频率整数倍的方法。利用非线性器件从原频率产生多次谐波，通过带通滤波器选出所需倍数的那次谐波。在数字电路中则利用逻辑门来实现倍频。
二、网络解释
倍频在电子电路中，产生的输出信号频率是输入信号频率的整数倍称为倍频。假设输入信号频率为n ，则第一个倍频2n，相应地3n,4n等均称为倍频。在电脑CPU中，主频=外频x倍频。
关于倍频的成语
水旱频仍倍日并行声价倍增倍道兼进遁天倍情庚癸频呼捷报频传冲突频仍声价百倍倍道兼行
关于倍频的词语
力倍功半倍日并行庚癸频呼身价百倍捷报频传声价百倍冲突频仍遁天倍情声誉十倍声价倍增
关于倍频的造句
1、第四章探讨了运用可编程技术设计数字锁相环和数字倍频器的相关问题，为以后电路设计拓展更多的方法。
2、充分利用软件和硬件相结合的特点，实现了对噪声总声压级、各种计权声压级及相应倍频程的实时测量和分析。
3、本文给出了串接倍频的原理及两块晶体相对取向的要求。
4、这种倍频器可以满意地用作为某型测速雷达的输出级。
5、介绍了一种微波有源倍频器的设计方法。
点此查看更多关于倍频的详细信息