mv|LVDS原理及布板技巧 mv

文章图片

LVDS：低电压差分信号

LVDS（Low Voltage Differential Signal）即低电压差分信号。
LVDS的特点是电流驱动模式电压摆幅350mV加载在100Ω电阻上。
其中发送端是一个3.5mA的电流源，产生的3.5mA的电流通过差分线中的一路到接收端。由于接收端对于直流表现为高阻，电流通过接收端的100Ω的匹配电阻产生350mV的电压，同时电流经过差分线的另一路流回发送端。当发送端进行状态变化时，通过改变流经100Ω电阻的电流方向产生有效的'0'和'1' 态。

LVDS的优点：高速传输低噪声低功耗低电压
(1)高速传输能力能力低摆幅：350mv
LVDS技术的恒流源模式低摆幅输出意味着LVDS能高速驱动，例如：对于点到点的连接，传输速率可达800Mbit/s 。
由逻辑“0”电平变化到逻辑“1”电平是需要时间的。由于LVDS信号物理电平变化在0.85――1.55V之间，其由辑“0”电平到逻辑“1”电平变化的时间比TTL电平要快得多。
(2)低噪声/低电磁干扰
LVDS信号是低压差分信号。我们知道，差分数据传输方式比单线数据传输对共模输入噪声有更强的抵抗能力，在两条差分信号线上，电流的方向、电压振幅相反，而接收器只关心两信号的差值，故噪声以共模方式同时耦合到两条线上时，能够被抵消，同时两条信号线周围的电磁场也相互抵消，因此，两条差分信号线比TTL单线信号传输的电磁辐射小得多。而且，恒流源驱动模式不易产生振铃和切换尖锋信号，进一步降低了噪声。
(3)低功耗
LVDS器件一般用CMOS工艺实现，因此，具有较低的静态功耗。 LVDS的负载(100Q终端电阻)的功耗仅为1.2mW 。 LVDS采用恒流源模式驱动设计，极大地降低了频率成分对功耗的影响。
(4)低电压
LVDS接口采用低压差分信号技术，其发送和接收不依赖于供电电压，如5V ，因此， LVDS能比较容易地应用于低电压系统中，如3.3V甚至2.5V ，且保持同样的信号电平和性能。
LVDS也易于终端匹配，通常，一个尽可能靠近接收输入端的100Ω匹配电阻跨在差分线上，便可提供良好的匹配和最佳的信号质量。
100欧电阻离接收端距离不能超过500mil ，最好控制在300mil以内。
如图所示，在接收端接入匹配电阻100Ω跨接。

LVDS信号布板注意事项：

1.布成多层板
有LVDS信号的印制板一般都要布成多层板。由于LVDS信号属于高速信号，与其相邻的层应为地层，对LVDS信号进行屏蔽防止干扰。另外密度不是很大的板子，在物理空间条件允许的情况下，最好将LVDS信号与其它信号分别放在不同的层。例如，对于四层板，通常可以按以下进行布层：LVDS信号层、地层、电源层、其它信号层。
2.LVDS信号阻抗计算与控制
LVDS信号的电压摆幅只有350 mV ，适于电流驱动的差分信号方式工作。为了确保信号在传输线当中传播时不受反射信号的影响， LVDS信号要求传输线阻抗受控，通常差分阻抗为(100±10)Ω 。阻抗控制的好坏直接影响信号完整性及延迟。如何对其进行阻抗控制呢?
①、确定走线模式、参数及阻抗计算。 LVDS分外层微带线差分模式和内层带状线差分模式两种，分别如图2、图3所示。通过合理设置参数，阻抗可利用相关阻抗计算软件(如POLAR-SI6000、CADENCE的ALLEGRO)计算也可利用阻抗计算公式计算。
(i)微带线(microstrip)
Z={87/[sqrt(εr+1.41)
ln[5.98H/(0.8W+T)

其中， W为线宽， T为走线的铜皮厚度， H为走到参考平面的距离， εr是PCB板材质的介电常数(dielectric Constant) 。此公式必须在0.1<(W/H)<2.0及1<(εr)<15的情况才能应用。
(ii)带状线(stripline)
Z=[60/sqrt(εr)
ln{4H/[0.67π(T+0.8W)

其中， H为两参考平面的距离，并且走线位于参考平面的中间。此公式适应于双线，线间距与抗成正比，必须在W/H<0.35及T/H<0.25的情况才应用。
由上面两公式可以看出，虽然其计算公式各不同，但阻抗值均与绝缘层厚度成正比，与介电常数、线的厚度及宽度成反比
②、走平行等距线。确定走线线宽及间距，在走线时要严格按照计算出的线宽和间距，两线间距要一直保持不变，也就是要保持平行。平行的方式有两种：一种为两条线走在同一线层(side-by-side) ，另一种为两条线走在上下相两层(over-under) 。一般尽量避免使用后者即层间差分信号，因为在PCB板的实际加工过程中，由于层叠之间的层压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，不能保证差分线的间距等于层间介质厚度，会造成层间差分对的差分阻抗变化。困此建议尽量使用同层内的差分