7、状态图和时序图知 ， 电路是一个异步四进制减法计数器 ， Z是借位信号 。
也可以把该电路看作一个序列信号发生器 。
输出序列脉冲信号Z的重复周期为4TCP ， 脉宽为1TCP 。
,6.3 同步时序逻辑电路的设计方法 时序电路设计：根据给定的逻辑功能要求 ， 选择适当的逻辑器件 ， 设计出符合要求的时序电路 ， 是时序电路分析的逆过程 ， 又称为时序电路综合 。
,.同步时序逻辑电路设计的一般步骤 根据给定的逻辑功能列出原始状态转换图 分析给定的逻辑功能 ， 确定输入变量、输出变量及该 电路应包含的状态 ， 并用S0、S1表示这些状态 。
分别以上述状态为现态 ， 考察在每一个可能的输入组合 下应转入哪个状态及相应的输出 ， 便可求得符合题意的 状态图 。

8、 。
,2.简化状态（合并等价状态） 等价状态：在原始状态图中 ， 在输入相同的条件下 ， 两个 或两个以上的状态不仅有相同的输出 ， 而且向同一个次态转换 ， 则称这些状态是等价的 。
凡是等价状态都可合并 。
3.状态编码（状态分配）并画出编码形式的状态图和状态表 状态编码：对简化的状态图中的每一个状态指定1个二进制 代码 4.确定触发器的类型和数目n,5.根据编码后的状态转换图和触发器的特征方程求电路 的输出方程和触发器的驱动方程； 6.画逻辑电路图 ， 并检查自启动 。
,（M：原始状态个数）,二.同步时序逻辑电路设计举例 例1：设计一序列脉冲检测器 ， 要求当连续输入110 ， 输出1 ，否则出0 。
解：由题意 ， 该电路有一个 。

9、输入、一个输出 。
设输入信号 为X ， 输出为Y 。
,1根据给定的逻辑功能确定列出原始状态转换图；,电路在连续收到信号110时 ， 输出为1 ， 其他情况输出为0 ，因此要求该电路能记忆收到输入为0、收到一个1、连续收到 两个1、连续收到,110后的状态 ， 由此可见 ， 该电路应有4个,S0：输入为0时电路状态（初始状态）； S1：收到一个1时的状态； S2：连续收到两个1时的状态； S3：连续收到110时的状态 。
,状态：,状态转换情况：,原始状态图如图所示:,状态化简： S0和S3是等价状态：当输入 X=0时 ， 输出Z都为0 ， 且次 态转向S0；当输入X=1时 ，输出Z都为0 ， 且次态转向S1 合并S0、S3为S0.。

【时序|时序逻辑电路的分析和设计2】10、得简化状态图：,3.状态编码、编码状态表：,2.选择触发器：选用JK触发器 ， 个数为2个 。
,4.确定2个触发器的驱动方程及电路的输出方程： 由JK触发器的功能表或状态转移图列激励表（驱动表）：, 根据编码状态表和激励表 ， 画各触发器驱动信号及电路输出信号的真值表 。
, 利用卡洛图化简各触发器J、K端和电路输出端Z的逻辑 表达式 ， 得各触发器的驱动方程及电路的输出方程 。
,得激励方程输出方程:,5.画逻辑电路、检查自启动 。
,当电路进入无效状态10后 ， 由触发器驱动方程和输出方程知： 若X=0 ， 则次态为00；若X=1 ， 则次态为11 。
这两种次态均为有效状态 ， 电路能自动进入有效序列； 但从输出上看 ， 若电路在无效状态10 ， 当X=0时 ， Z=1 ， 这是错误的 。
为了消除这个错误 ， 需对输出方程作适当修改 ， 将输出信号卡洛图中的无关项不包含在圈内 ， 则输出方程变为,同时修改电路 。
, 电路无自启动能力的处理方法： 在驱动信号的卡洛图包围圈内 ， 对无效状态的处理作适当修 改 ， 即原来取1画入包围圈的 ， 可试改为取0而不画入包围圈 ， 或者相反 。
,得到新的驱动方程和逻辑图 ， 在检查其自启动能力 ，直到能够自启动为止 。

来源：(未知)

【学习资料】网址：/a/2021/0413/0021924112.html

标题：时序|时序逻辑电路的分析和设计2( 二 )