（3）在生成PM波形和MFM波形时 ， 需要判断输入序列中是否有连续的“1”或“0” ， 因此需要设计 。

7、比较电路 。
用两个D触发器 ， 两个D触发器接不同的脉冲 ， 用一个D触发器记录前一个的信号状态 ， 然后与第二个信号状态相比较 ， 产生结果 。
（4）波形翻转由T触发器实现即可 。
1.3 设计环境硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机；XCV200实验板：在COP2000 实验仪中的FPGA 实验板主要用于设计性实验和课程设计实验 ， 它的核心器件是20 万门XCV200 的FPGA 芯片 。
用FPGA 实验板可设计8 位16 位和32 位模型机 。
U3 IDT71V016SA 是64Kx16 位存储器能保存大容量的程序 。
C0-C5 D0-D5 是12 个7 段数码管用于显示模型机内 。

8、部的寄存器总线数值 。
A0-A7、B0-B7 是16 个LED 发光二极管用于显示模型机内部的状态例如进位标志零标志中断申请标志等等 。
K0(0-7)-K4(0-7)是四十个开关用于输入外部信号 。
EDA环境：Xilinx foundation f3.1设计软件Xilinx foundation f3.1：是Xilinx公司的可编程器件开发工具 ， 该平台功能强大 ， 主要用于百万逻辑门设计 。
该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成 。
设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言（HDL）编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件 。
气功能是：接收各种图 。

9、形或文字的设计输入 ， 并最终生成网络表文件 。
设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件 。
设计实现工具用于将网络表转化为配置比特流 ， 并下载到器件 。
时设计验证工具包括功能和时序仿真器、静态时序分析器等 ， 可用来对设计中的逻辑关系及输出结果进行检验 ， 并详尽分析各个时序限制的满足情况 。
课程设计报告 第2章 详细设计方案第2章 详细设计方案2.1 顶层方案图的设计与实现磁记录波形发生器的逻辑功能 ， 采用原理图设计输入方式完成 ， 电路实现基于XCV200可编程逻辑芯片 。
在完成原理图的功能设计后 ， 把输入/输出信号安排到XCV200指定的引脚上去 ， 实现芯片的引脚锁定 。
2.1 。

10、.1创建顶层图形设计文件图 2.1 顶层设计原理图顶层图形文件主要由触发器、计数器和逻辑门构成 ，由NRZ、NRZ1、PM、FM、MFM五个模块组装而成的一个设计实体 。
可利用Xilinx foundation f3.1 ECS模块实现顶层图形文件的设计 ， 顶层图形文件结构如图2.1所示 。
2.1.2器件的选择与引脚锁定（1）器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板 ， 故采用的目标芯片为Xlinx XCV200可编程逻辑芯片 。
（2）引脚锁定把顶层图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去 ， 实现芯片的引脚锁定 ， 各信号及X 。

11、linx XCV200芯片引脚对应关系如表2.1所示 。
磁记录波形发生器内部信号图形文件中的输入/输出信号XCV200芯片引脚00100CLKCLK213DATADATA 101NRZNRZ152NRZ1NRZ1147PM PM178FMFM184MFMMFM185表2.1 信号和芯片引脚对应关系2.2 底层各功能模块的设计和实现2.2.1 不归零制（NRZ）的设计NRZ波形和数据序列的波形是一样的 ， 所以只需一个D触发器就可实现 。
触发器的D端直接接数据序列 ， 脉冲端接电路的主脉冲 。
具体电路如图2.2.2 逻辑表达式：Q=D=DATA 图2.2.1 NRZ芯片图形符号图2.2.2 NRZ波形生成电路 。

12、图图2.2.3 NRZ波形仿真波形图2.2.2 见“1”就翻不归零制（NRZ 1）的设计NRZ 1 的波形特点是遇到“1”时在位周期的中心翻转 ， 在位间不发生变化 。
T触发器的特点是当输入为“1”时输出波形可发生翻转 。
所以 ， 可将数据端和计数器的Q0端相与之后接到T触发器的T输入端 。
具体电路如图2.3.2逻辑表达式：T=（Q0 DATA+Q0）Q=（Q0 DATA+Q0）Q图 2.3.1 NRZ1芯片图形符号图 2.3.2 NRZ1波形生成电路 图2.3.3 NRZ1波形仿真波形图2.2.3 调相制（PM）的设计根据PM波形的特点 ， 在每个位周期的中心都要翻转 ， 当遇到连续的“1”或者连续的“0”时 ， 在 。

13、位周期的起始处翻转 。
在这一部分的设计中 ， 关键在如何判断输入序列中有连续的“1”或“0” 。
具体设计思路是 ， 对当前位周期内的数据状态和前一个位周期内的数据状态进行比较 。
采用两个D触发器 ， 接不同的脉冲 ， 就可以把上一个状态储存起来 。
然后用一个同或门比较前后两个状态是否相同 。

稿源：(未知)

【傻大方】网址：/a/2021/0711/0022846196.html

标题：记录|磁记录波形发生器的设计计算机组成原理课程设计( 二 )