数字逻辑的同步时序电路原理是什么？_生活广记

时序逻辑与组合逻辑的差别就是时钟的有无，时序逻辑输出状态转换的时刻是受时钟控制的，而同步逻辑电路的所有芯片共用一个时钟，所以步调一致，任何器件的状态转换只会发生在同一个瞬间。
注：异步逻辑电路的时钟是不一致的，所以动作时刻不一致。
异步：一种通讯方式，对设备需求简单。我们的PC机提供的标准通信接口都是异步的。
异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开始接收的信息，如开始位，同时在结束时有停止位。
异步的另外一种含义是计算机多线程的异步处理。与同步处理相对，异步处理不用阻塞当前线程来等待处理完成，而是允许后续操作，直至其它线程将处理完成，并回调通知此线程。
但此处需要明确的是:异步与多线程与并行不是同一个概念。
一、原理不同
同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。
二、优点不同
由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而IntelPentium4处理器设计，也开始采用异步电路设计。
v异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。?
三、分析不同
异步时序逻辑电路分析时，还需考略各触发器的时钟信号，当某触发器时钟有效信号到来时，该触发器状态按状态方程进行改变，而无时钟有效信号到来时，该触发器状态将保持原有的状态不变。
扩展资料
同步逻辑有两个主要的缺点：
1、时钟信号必须要分布到电路上的每一个触发器。而时钟通常都是高频率的信号，这会导致功率的消耗，也就是产生热量。即使每个触发器没有做任何的事情，也会消耗少量的能量，因此会导致废热产生。
2、最大的可能时钟频率是由电路中最慢的逻辑路径决定，也就是关键路径。意思就是说每个逻辑的运算，从最简单的到最复杂的，都要在每一个时脉的周期中完成。
一种用来消除这种限制的方法，是将复杂的运算分开成为数个简单的运算，这种技术称为“流水线” 。这种技术在微处理器中非常的显著，用来帮处提升现今处理器的时钟频率。
百度百科-同步时序逻辑电路
【数字逻辑的同步时序电路原理是什么？】
百度百科-异步时序逻辑