芯片断供是小，EDA才是真正的命门，美国是中国市场绝对垄断者美国对于华为的制裁也是长达

美国对于华为的制裁也是长达两年之久，在今年美国也是加大了制裁的力度，这次全面的禁令直接让华为命悬一线，甚至被传要出售荣耀来断臂求生。大家讨论最多的就是华为芯片代加工的问题，只要任何一个生产环节使用了美国的软件以及硬件设备就无法和华为合作，这也是让华为的芯片供应出现问题，相比另外一条禁令，断供芯片还算是小事。
文章插图
这就是华为设计芯片时使用美国EDA工具也需要向美国申请许可证，目前针对这一禁令是难以找到解决的办法，这可谓是华为的命门。
到目前为止， EDA等工业软件就是目前中国制造最大的短板， EDA是整个集成电路领域规模最小，但是又不可替代的重要存在，其实整个EDA的市场规模还是较小，但是少了这个工具，全球的芯片设计、研发和生产就会停滞不前。最关键的是这一重要的工具还处于了垄断的地位， Cadence、Synopsys和西门子旗下的Mentor Graphics ，这三家公司就是全球EDA市场的绝对垄断者。
文章插图
EDA工具就是典型的“卡脖子”技术，目前国内在模拟IC拥有自主的完整设计平台，例如华大九天，而且他在平板显示器也拥有全流程的设计平台，并与国际上主要平台显示器大厂合作；还有一些单点或芯片某些制程阶段上的专用的EDA工具；也有一些工具在一定程度上满足AI芯片这样相对简单的芯片设计。这些都是相当不错的成果，而且更重要的是，这些是在和国外巨头们竞争的夹缝中完成的，既没有投资商的青睐，也几乎没有什么像样的扶持。
国内“卡脖子”和受制于人的大讨论已经持续了相当长的时间，观点五花八门，这里就不作评价了。编译整理本文的主要目的是想看看国外EDA领域的专家怎么看待国产EDA的发展，或者从这些专家视角，或者过来人的看法上揣摩一下国产EDA发展的路径。
为了让文中有些专业说法更容易理解，先在这里把有些可能造成疑问的知识简单普及一下：
1、 XXnm 制程是什么意思？
芯片的制程就是制造工艺，芯片制程常常用90nm、65nm、40nm、28nm、22nm、14nm来表示。 CPU内集成了以亿为单位的晶体管，这种晶体管由源极、漏极和位于它们之间的栅极所组成，电流从源极流入漏极，栅极则起到控制电流通断的作用。所谓的XXnm其实指的是， CPU上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管。
2、什么是FinFET？
FinFET 全称Fin Field-Effect Transistor ，中文名叫鳍式场效应晶体管，是一种新的互补式金氧半导体晶体管。 FinFET命名根据晶体管的形状与鱼鳍的相似性。这种设计可以改善电路控制并减少漏电流，缩短晶体管的闸长。
3、为什么在14nm以下，电源及热效应控制非常重要？
制程工艺到一定程度下，电路与电路之间的距离降低到一定程度就会出现量子隧穿效应，量子隧穿是一个量子力学概念，既这些电子呈现的是不可知规律运动会造成半导体的漏电率急剧上升，这就需要更多的能源来控制电子运动上。宏观上表现为处理器的发热量增加，但是性能没有太大的变化。
4、为什么说7nm是物理极限？
栅长大于7nm的时候一定程度上能有效解决漏电问题。而在采用现有芯片材料的基础上，晶体管栅长一旦低于7nm ，晶体管中的电子就很容易产生量子隧穿效应，为芯片的制造带来巨大的挑战。除非寻找到新的材料来替代硅制作7nm以下的晶体管，不然现有材料能实现7nm量产就是已经是极限了。
5、为什么说EDA在14nm制程上是个分水岭？
芯片设计公司希望通过工艺升级生产更高性能，更低功耗和更小芯片。为解决7nm漏电效应，为了满足相应工艺的生产规则，需要在支持芯片设计尤其是后端设计阶段的EDA工具增加了大量的硬性规则，使EDA设计的变通性大大降低，而在14nm以上，则没有太多硬性规则。所以在14nm以下， EDA工具必须结合特定芯片厂商的工艺制程，而在14nm以上则不需要。
文章插图
上面的问题也是在整理这些文章时候曾经疑惑的，弄清楚这些问题，那么国产EDA发展的最大瓶颈也就比较清楚了：如果没有自主可控的14nm以下芯片设计、工艺及生成能力，探讨国产EDA在未来的竞争就没有意义。